www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

后摩尔时代的Chiplet D2D解决方案

摘要:在后摩尔时代,集成电路设计理念正向Chiplet架构转变。本文从D2D接口IP设计,D2D封装和D2D测试三个方面介绍了Chiplet D2D的解决方案,并给出了采用此解决方案的XSR 112G D2D的测试结果。

www.eet-china.com/, Jun. 20, 2023 – 

摘要:在后摩尔时代,集成电路设计理念正向Chiplet架构转变。本文从D2D接口IP设计,D2D封装和D2D测试三个方面介绍了Chiplet D2D的解决方案,并给出了采用此解决方案的XSR 112G D2D的测试结果。

后摩尔时代向Chiplet的战略转变

当前摩尔定律逐步趋向物理极限,半导体行业正在发生重大的战略转变。基于Chiplet(芯粒或小芯片)架构的芯片设计理念逐渐成为行业主流。这一战略转变的驱动因素主要有以下几种:

单芯片的尺寸变得太大,无法制造;

充分利用已有KGD(Known Good Die)芯片实现复杂功能芯片,可以减少设计周期和成本,并提高良率。

在这些驱动因素下,整个Chiplet行业在2031年有望达到471.9亿美元[1]。如图1所示,Chiplet市场在2021~2031十年期年复合增长率保持36.4%;其中实现Die to Die(D2D)互连的接口IP市场在2026达到3.24亿美元[2],D2D IP市场在2021~2026五年期年复合增长率高达50%,如下图2所示。

Chiplet应用场景主要分两种,第一种是将同工艺大芯片分割成多个小芯片,然后通过接口IP互连在一起实现算力堆叠;第二种是将不同工艺、不同功能的芯片通过接口IP互连并封装在一起实现异构集成,如图3所示。算力堆叠主要应用于CPU、TPU和AI芯片等,对接口IP的要求是低延迟和低误码率,通常采用并行接口IP。异构集成,主要应用于CPU、FPGA和通信芯片等,对接口IP的要求是标准化、兼容性、可移植性和生态系统等,通常采用串行接口IP。

点击阅读更多

 Back

业务合作

广告发布

访问我们的广告选项

添加产品

供应商免费录入产品信息

© 2023 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。