www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

国产重磅首发!芯动科技推出UALink全套IP

Jun. 02, 2026 –

在 AI 时代,我们日常接触的 AI 对话、AI 生成内容等,背后都需要海量 "Token(词元)" 支撑,Token 是 AI 能识别的 "最小信息单元",Token 工厂就是规模化生产这些 "AI 核心原料" 的智能基地。

随着大模型参数持续攀升,AI不断向会学习、会思考、会自主行动、架构更模块化的方向发展,单颗芯片算力存在上限,行业亟需依靠高速互联技术串联多台算力设备,实现算力聚合升级,同时主流的TP(Tensor parallelism)和EP(Expert parallelism)等算法对芯片间互联带宽和延时有着极高的要求。UALink是面向 AI 千卡算力集群、专为 AI Scale-Up 而生的开放型高速互联协议,由 AMD、谷歌、微软、阿里等 70 余家国内外厂商(芯动科技也是其中之一)联合制定。区别于传统通用以太网,UALink 舍弃冗余 TCP/IP 网络架构,采用四层极简硬件协议栈,原生支持内存读写语义,加速器之间可直接跨芯片读写显存,无须内存拷贝。

协议采用固定 FLIT 帧结构、硬件级链路重传,具备超低延迟、高确定性、高带宽利用率三大特性,小数据包传输效率超 93%。同时 UALink 复用现有以太网物理层、线缆与光模块,兼顾开放生态与低成本,既不像 InfiniBand(无限带宽) 封闭昂贵,也规避传统以太网延迟高、开销大、抖动明显的短板,是当前 Token 工厂、大模型训练集群的最优互联方案之一。

芯动科技此次发布的UALink IP套件,已通过客户系统验证,适配各类XPU算力芯片,广泛应用于AI超级节点,兼容800G/1.6T光模块及OIO、CPO光电融合架构。近年来,芯动科技坚持差异化研发,在量产送样的112G版本中预埋224G核心技术,支持40dB损耗信道,典型光模块应用场景下的Raw BER可达2e-10(纠错前误码率),在工艺电压和温度拉偏测试中表现优异稳定,发送和接收端测试均能通过协议一致性规范要求。同时该IP搭载纠错算法与低功耗架构,实现两代技术平滑迭代,规避传输延迟带来的产能损耗。

点击阅读更多

 Back

业务合作

添加产品

供应商免费录入产品信息

点击此处了解更多关于D&R的隐私政策

© 2026 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。