www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

Axelera AI携手晶心科技推出Europa AIPU:629 TOPS边缘AI平台集成RISC-V AX65处理器

ai.zhiding.cn – Jun. 01, 2026 –

荷兰埃因霍温与台湾新竹,2026年6月1日——高性能超高效边缘AI解决方案领军企业Axelera AI,与高效能32/64位RISC-V处理器核心领先供应商Andes Technology(台湾证券交易所代码:6533)今日正式宣布建立战略合作关系。Axelera AI已将AndesCore™ AX65乱序执行RISC-V处理器集成至其最新发布的Europa AI处理单元(AIPU)中,为下一代边缘端计算机视觉与生成式AI应用提供强大、开放标准的底层架构基础。

随着AI模型——尤其是大语言模型与高分辨率视觉Transformer——逐步从数据中心迁移至边缘计算环境,对高性能控制与专用AI加速相均衡架构的需求已达到关键节点。Europa平台正是为此而生:它将Axelera专有的数字存内计算(D-IMC)技术与Andes AX65的强大控制能力深度融合。Europa平台具备629 TOPS的算力,并集成了前后处理能力,将AI能力延伸至边缘服务器,解锁了小型设备无法承载的AI应用场景。该平台可整合跨场所的工作负载,支持机器人与自动驾驶系统部署,并能在无需数据中心基础设施的情况下在本地运行复杂模型。

Europa AIPU可实现高达629 TOPS的峰值性能。Axelera的D-IMC核心承担神经网络推理99%的计算负载,而AndesCore™ AX65则扮演芯片核心"大脑"的角色:其13级、4发射乱序执行架构能够并行处理多项复杂的前后处理任务,如帧管理和结果格式化,延迟显著低于传统顺序执行核心。AX65符合RVA22规范,提供运行完整Linux发行版所需的强大架构特性,大幅简化开发者的软件部署流程。凭借AX65出色的性能功耗比,Europa平台维持了其市场领先的能效表现,相较于传统GPU方案,每瓦性能提升高达3倍。

"将Andes AX65集成至Europa架构,是我们推动AI普及化使命中的重要里程碑,"Axelera AI硅设计总监兼联合创始人Giuseppe Garcea表示,"将我们颠覆性的D-IMC技术与Andes世界级的RISC-V专业能力相结合,我们为客户打造了一个不仅极速,而且高度灵活、易于编程的平台。"

"看到高性能AX65核心成为Axelera AI突破性Europa处理器的核心引擎,我们倍感振奋,"Andes Technology总裁兼首席技术官苏彦棻博士表示,"此次合作充分证明,RISC-V生态系统已具备在最高性能层面参与竞争的实力,开创了边缘智能的全新时代。"

搭载AndesCore™ AX65的Europa AIPU目前已向核心客户开放样片试用。

点击阅读更多

 Back

业务合作

添加产品

供应商免费录入产品信息

点击此处了解更多关于D&R的隐私政策

© 2026 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。